„POWER3” változatai közötti eltérés
| [ellenőrzött változat] | [ellenőrzött változat] |
a →Leírás |
|||
| 12. sor: | 12. sor: | ||
A harmadik fokozatban az utasítássorokban végrehajtásra kész utasítások operandusait kiolvassa a rendszer a regisztertárakból. Az általános célú regisztertár/regiszterfájl 48 regisztert tartalmaz, amelyből 32 általános célú regiszter és 16 átnevezőregiszter a [[regiszterátnevezés]] céljaira. Az adatok kiolvasásához és az eredmények írásához szükséges portok számának csökkentése érdekében az általános célú regisztertárat megduplázták, tehát ennek két szinkronizált példánya van a processzorban; az első három integer végrehajtóegységet támogat, míg a második a két betöltő/tároló egységet támogatja. Ez az összeállítás egy másik modern mikroprocesszoréra, a [[Digital Equipment Corporation|DEC]] [[Alpha 21264]]-éra hasonlít, de annál egyszerűbb, mivel nem igényel extra órajelciklust a két regisztertár-másolat szinkronizálásához, mert mindez belefért a POWER3 hosszabb ciklusidejébe (az Alpha órajele ekkoriban kb. 500–600 MHz körül járt: a kisebb órajelfrekvencia hosszabb ciklusidővel jár). A lebegőpontos regisztertár 56 regisztert tartalmaz amelyből 32 operatív lebegőpontos regiszter és 24 átnevezőregiszter. Összehasonlítva a PowerPC 620-szal, ennek több átnevezőregisztere van, amely több utasítás végrehajtását engedi meg soron kívül, így javítva a teljesítményt. |
A harmadik fokozatban az utasítássorokban végrehajtásra kész utasítások operandusait kiolvassa a rendszer a regisztertárakból. Az általános célú regisztertár/regiszterfájl 48 regisztert tartalmaz, amelyből 32 általános célú regiszter és 16 átnevezőregiszter a [[regiszterátnevezés]] céljaira. Az adatok kiolvasásához és az eredmények írásához szükséges portok számának csökkentése érdekében az általános célú regisztertárat megduplázták, tehát ennek két szinkronizált példánya van a processzorban; az első három integer végrehajtóegységet támogat, míg a második a két betöltő/tároló egységet támogatja. Ez az összeállítás egy másik modern mikroprocesszoréra, a [[Digital Equipment Corporation|DEC]] [[Alpha 21264]]-éra hasonlít, de annál egyszerűbb, mivel nem igényel extra órajelciklust a két regisztertár-másolat szinkronizálásához, mert mindez belefért a POWER3 hosszabb ciklusidejébe (az Alpha órajele ekkoriban kb. 500–600 MHz körül járt: a kisebb órajelfrekvencia hosszabb ciklusidővel jár). A lebegőpontos regisztertár 56 regisztert tartalmaz amelyből 32 operatív lebegőpontos regiszter és 24 átnevezőregiszter. Összehasonlítva a PowerPC 620-szal, ennek több átnevezőregisztere van, amely több utasítás végrehajtását engedi meg soron kívül, így javítva a teljesítményt. |
||
A végrehajtás a negyedik fokozatban kezdődik. Az utasítássorok kiküldenek max. nyolc utasítást a végrehajtó egységekhez. Az egész utasításokat három egész (fixpontos) egység hajtja végre (az IBM a „fixpontos egység” elnevezést preferálja). Ezek közül kettő egyforma és az összes egész műveletet végrehajtja, a szorzás és osztás kivételével. Az ezek által végrehajtott minden utasításnak egyciklusos késleltetése van. A harmadik egység hajtja végre a szorzás és osztás műveleteket. Ezek az utasítások nem futószalagosak és többciklusos látenciájuk van. A 64 bites szorzás késleltetése kilenc ciklus, a 64 bites osztásé 37 ciklus. |
|||
...<!-- ide jön a folytatás --> |
...<!-- ide jön a folytatás --> |
||
A lap 2015. május 6., 23:14-kori változata
 |
Ez a szócikk most épül, még dolgoznak az első verzión! | A szerkesztési ütközések elkerülésének érdekében lehetőleg ne állítsd vissza a cikket valamelyik korábbi állapotára. Amíg az építés be nem fejeződik, használd a Informatikai műhely vitalapját megbeszélésre. |
| Power Architektúra |
|---|
| NXP (volt Freescale és Motorola) |
|
PowerPC e sorozat (2006) (
e200
• e300
• e500
• e600
• e5500
• e6500 )
|
| IBM |
|
POWER ISA (1990)
• POWER sorozat (1990)
|
| IBM-Nintendo együttműködés |
| Egyéb |
|
Titan • PWRficient • Cell • Xenon • X704 |
| Kapcsolódó hivatkozások |
|
OpenPOWER Alapítvány
• AIM alliance
• RISC
• Blue Gene
• Power.org
• PAPR
• PReP
• CHRP
• AltiVec
• tovább...
|
A POWER3 egy 32/64 bites mikroprocesszor, amely a PowerPC utasításkészlet-architektúra (ISA) 64 bites verzióját implementálja, beleértve az ISA összes (akkori) opcionális utasítását, mint például a POWER ISA a POWER2 által megvalósított verziójában szereplő utasítások, a PowerPC ISA opcionális utasításait azonban nem tartalmazza. Az IBM tervezte és kizárólag maga gyártotta. 1998. október 5-én jelent meg, az RS/6000 43P Model 260 felsőkategóriás grafikus munkaállomásban mutatkozott be.[1] Neve kezdetben PowerPC 630 volt, de később átkeresztelték POWER3-ra, feltehetően azért, hogy megkülönböztessék ezt és az általa felváltott szerver-orientált POWER processzorokat az inkább fogyasztói irányultságú 32 bites PowerPC processzoroktól. A POWER3 volt a POWER2 P2SC származékának utódja és ezzel lezárult az IBM sokáig elhúzódó áttérése a POWER architektúráról a PowerPC-re, amelynek az eredeti tervek szerint már 1995-ben be kellett volna fejeződnie. A POWER3 processzort az IBM RS/6000 család szervereiben és munkaállomásaiban alkalmazták, 200 MHz-en. A Digital Equipment Corporation (DEC) Alpha 21264 és a Hewlett-Packard (HP) PA-8500 processzorokkal versengett.
Leírás
A POWER3 a PowerPC 620-on, egy korábbi 64 bites PowerPC implementáción alapult, ami későn jelent meg, gyengén teljesített és üzletileg is sikertelen volt. Mint a PowerPC 620-nak, a POWER3-nak is három fixpontos egysége van, de az egyetlen lebegőpontos egységet (FPU) felváltották két lebegőpontos szorzó-összeadó egységgel, és a kialakításhoz hozzáadtak még egy extra betöltő-tároló egységet (tehát a processzorban kettő van), amitől a lebegőpontos teljesítmény javulását várták. A POWER3 egy szuperskalár kialakítás, amely az utasításokat sorrendtől eltérő (out-of-order) módon hajtja végre. Hét fokozatú fixpontos (integer) futószalagja van, egy minimális nyolc fokozatú betöltő-tároló futószalagja és egy tíz fokozatú lebegőpontos futószalagja.
Az utasításfeldolgozás belépő rétege két fokozatból áll: lehívás és dekódolás. Az első fokozatban nyolc utasítás hívódik le egy 32 KiB-os utasítás-gyorsítótárból és egy 12 bejegyzéses utasításpufferbe kerül. A második fokozatban az utasításpufferből négy utasítást dekódol a dekódoló egység és bocsát ki az utasítássorokba. Az utasításkibocsátásnak van néhány korlátja: a két integer (egész, fixpontos) utasítássor közül az egyik csak egyetlen utasítást fogadhat, a másik max. négy utasítást fogadhat, és ugyanígy viselkedik a lebegőpontos utasítássor is. Ha a sorokban nincs elég használaton kívüli bejegyzés, az utasítások nem bocsáthatók ki. A belépő rétegnek egy rövid futószalagja van, ami kis, három ciklusos ciklusveszteséget eredményez téves elágazásbecslés esetén.
A harmadik fokozatban az utasítássorokban végrehajtásra kész utasítások operandusait kiolvassa a rendszer a regisztertárakból. Az általános célú regisztertár/regiszterfájl 48 regisztert tartalmaz, amelyből 32 általános célú regiszter és 16 átnevezőregiszter a regiszterátnevezés céljaira. Az adatok kiolvasásához és az eredmények írásához szükséges portok számának csökkentése érdekében az általános célú regisztertárat megduplázták, tehát ennek két szinkronizált példánya van a processzorban; az első három integer végrehajtóegységet támogat, míg a második a két betöltő/tároló egységet támogatja. Ez az összeállítás egy másik modern mikroprocesszoréra, a DEC Alpha 21264-éra hasonlít, de annál egyszerűbb, mivel nem igényel extra órajelciklust a két regisztertár-másolat szinkronizálásához, mert mindez belefért a POWER3 hosszabb ciklusidejébe (az Alpha órajele ekkoriban kb. 500–600 MHz körül járt: a kisebb órajelfrekvencia hosszabb ciklusidővel jár). A lebegőpontos regisztertár 56 regisztert tartalmaz amelyből 32 operatív lebegőpontos regiszter és 24 átnevezőregiszter. Összehasonlítva a PowerPC 620-szal, ennek több átnevezőregisztere van, amely több utasítás végrehajtását engedi meg soron kívül, így javítva a teljesítményt.
A végrehajtás a negyedik fokozatban kezdődik. Az utasítássorok kiküldenek max. nyolc utasítást a végrehajtó egységekhez. Az egész utasításokat három egész (fixpontos) egység hajtja végre (az IBM a „fixpontos egység” elnevezést preferálja). Ezek közül kettő egyforma és az összes egész műveletet végrehajtja, a szorzás és osztás kivételével. Az ezek által végrehajtott minden utasításnak egyciklusos késleltetése van. A harmadik egység hajtja végre a szorzás és osztás műveleteket. Ezek az utasítások nem futószalagosak és többciklusos látenciájuk van. A 64 bites szorzás késleltetése kilenc ciklus, a 64 bites osztásé 37 ciklus.
...
POWER3-II
...
Jegyzetek
- ↑ New IBM POWER3 chip.
Fordítás
Ez a szócikk részben vagy egészben a POWER3 című angol Wikipédia-szócikk ezen változatának fordításán alapul. Az eredeti cikk szerkesztőit annak laptörténete sorolja fel. Ez a jelzés csupán a megfogalmazás eredetét és a szerzői jogokat jelzi, nem szolgál a cikkben szereplő információk forrásmegjelöléseként.
Források
További információk
- Papermaster, M.; Dinkjian, R.; Mayfield, M.; et al. (1998. április 20.). „POWER3: Next Generation 64-bit PowerPC Processor Design”, Kiadó: IBM Corp.
- Anderson, S.; Bell, R.; Hague, J.; et al. (1998. április 20.). „RS/6000 Scientific and Technical Computing: POWER3 Introduction and Tuning Guide”, Kiadó: IBM Corp. - gives more information about POWER1, POWER2, and POWER3
- O'Connell, F. P.; White, S. W. (6 November 2000). "POWER3: The next generation of PowerPC processors". IBM Journal of Research and Development, Volume 44, Number 6.
- Song, Peter (17 November 1997). "IBM's Power3 to Replace P2SC". Microprocessor Report.
- International Business Machines Corporation (5 October 1998). New IBM POWER3 chip. (sajtóközlemény).