Flip-flop (elektronika)

A Wikipédiából, a szabad enciklopédiából
Bistabil multivibrátor (R1, R2 = 1 kΩ, R3, R4 = 10 kΩ).

A digitális hálózati elemek közül flip-flopnak (bistabil multivibrátor) nevezik azokat, amelyek egyidejűleg tudják fogadni a következő bemenetet, és szolgáltatni az aktuális kimenetet, így egyszerű memóriaelemként is használhatóak. Vezérelhetőek több órajellel, egy órajel felfutó és lefutó élével, vagy logikai kapukkal. Előnyös tulajdonságuk, hogy két állapot közötti átmenetkor nem válnak átlátszóvá. Gyakran a kimeneteik negáltját is szolgáltatják.

Fajtái[szerkesztés | forrásszöveg szerkesztése]

A flip-flopoknak több fajtája létezik, így beszélhetünk:

  • SR (Set-Reset) flip-flopról
  • D (Data) flip-flopról
  • DG (Data-Gate) flip-flopról
  • T (toggle) flip-flopról
  • JK flip-flopról

Az S-R flip-flop[szerkesztés | forrásszöveg szerkesztése]

Az SR flip-flop szimbóluma

Az S-R flip-flopnak egy beállító (Set), és egy törlő (Reset) bemenete van. Az egyik legegyszerűbb flip-flopnak tekinthető, bár alapvetően tároló. A két bemenet egyidejű felemelését tiltani szokták, mivel ez instabil állapotot idézne elő (ld. versenyhelyzet), viszont ha egy D flip-floppal kombináljuk, és mindkét bemenet egyidejű felemelését engedélyezzük, akkor master-slave JK flip-flopot kapunk.

Igazságtáblája:

S R Qkövetkező
0 0 Q
0 1 0
1 0 1
1 1 X

(X = Tiltott kimenet)

A D flip-flop[szerkesztés | forrásszöveg szerkesztése]

A D Master-Slave belső elrendezése

A D flip-flop a legegyszerűbb, 1 bites memóriaelemnek tekinthető. Létezik élvezérelt, és két fázisú órajellel vezérelt típusa is. Alapvetően két D-G tárolóból áll, amelyek master-slave elrendezésűek, tehát az első által fogadott jelet a második – vezérléstől függően – a következő fázisban másolja a kimenetre.

Igazságtáblája:

D Qn-1
0 0
1 1

A D-G flip-flop[szerkesztés | forrásszöveg szerkesztése]

A DG (Data-Gate) flip-flop G bemenete reteszként működik (ezért nevezik Latch-nek is). Ha tehát ez a magas színtű, akkor a D a kimenetre kerül (másol). G=0 esetén a kimenetet megőrzi, vagyis ilyenkor D nem befolyásolja az értékét.

Igazságtáblája:

D G Qn-1
0 0 Qn
0 1 0
1 0 Qn
1 1 1

A T flip-flop[szerkesztés | forrásszöveg szerkesztése]

A T flip-flop jele

A T flip-flop magas szintű bemenet esetén a kimenetét negálja.

Igazságtáblája:

T Qn-1
0 Q
1  !Q

A JK flip-flop[szerkesztés | forrásszöveg szerkesztése]

A JK flip-flop jele

Ha egy SR tároló mindkét bemenetének magas szintűre állítása esetén azt szeretnénk, hogy a kimenetet negálja, akkor – az instabil állapotok kiküszöbölése céljából – egy D flip-flopot teszünk a JK tárolónkra. Az ábrán látható JK flip-flopon egy beállító és egy törlő bemenet is van, ezeket a kezdeti állapotuk beállítására lehet használni. (Általában nem Set és Reset szoktak lenni, hanem Preset és Clear.)

A JK flip-flop időzítési diagramja

Igazságtáblája:

J K Qkövetkező
0 0 Q
0 1 0
1 0 1
1 1 Qnegat
Q Qkövetkező J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

Preset és Clear[szerkesztés | forrásszöveg szerkesztése]

A flip-flopokon szoktak elhelyezni preset és clear (set és reset) bemeneteket a kezdeti beállítás céljából. Ha nincs rajta, akkor egyszerűen szerkeszthetőek, az alábbi igazságtáblák szerint:

Preset:

Jel Preset Kimenet
0 0 0
0 1 1
1 0 1
1 1 1

Kimenet = Preset + Jel (+ = logikai vagy)

Clear:

Jel Clear Kimenet
0 0 0
0 1 0
1 0 1
1 1 0

Kimenet = !Clear * Jel (* = logikai és)

Külső hivatkozások[szerkesztés | forrásszöveg szerkesztése]

DHLAB letöltése – digitális hálózat tervező program