Fájl:MIPS Architecture (Pipelined).svg

Az oldal más nyelven nem érhető el.
A Wikipédiából, a szabad enciklopédiából

Eredeti fájl(SVG fájl, névlegesen 800 × 500 képpont, fájlméret: 56 KB)

Leírás
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
Dátum
Forrás A feltöltő saját munkája
Szerző Inductiveload
Engedély
(Fájl újrafelhasználása)
Public domain Én, a szerző, ezt a művemet ezennel közkinccsé nyilvánítom. Ez a világ minden részén érvényes.
Egyes országokban ez jogilag nem lehetséges. Ha így van, akkor:
Jogot adok bárkinek, hogy bármilyen célból, feltétel nélkül használhassa ezt a fájlt, kivéve a törvény által kötelezően előírt feltételeket.
Más változatok rkrkgkf

Képaláírások

Adj meg egy egysoros magyarázatot arról, hogy mit mutat be ez a fájl

A fájl által ábrázolt elemek

mű tárgya

22. január 2009

Fájltörténet

Kattints egy időpontra, hogy a fájl akkori állapotát láthasd.

Dátum/időBélyegképFelbontásFeltöltőMegjegyzés
aktuális2009. január 22., 19:08Bélyegkép a 2009. január 22., 19:08-kori változatról800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
2009. január 22., 19:08Bélyegkép a 2009. január 22., 19:08-kori változatról800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

Az alábbi lap használja ezt a fájlt:

Globális fájlhasználat

A következő wikik használják ezt a fájlt:

Metaadatok